芯片就业提升《数字芯片验证入门到实战

  凡经过EETOP创芯大讲堂培训过的同学，如需工作推荐，也可联系微信 ssywtt

  本门畅销课程支持企业采购，目前已有部分国内有名的公司开启采购流程，欢迎更多企业加入。

  注：本课程只针对对自己目前技能有提升需求的理工科本科及以上学历的同学。试听部分内容涵盖数字芯片验证工程师产业链相关职业岗位，所需掌握的技能，验证流程，验证效率的提升等相关内容。

  由于在网易APP购买会被薅走至少30%的费用，所以禁止在网易APP里付款购课。

  课程采用录播+实时微信群答疑方式，所以不同于直播课，本课程可以每时每刻参加、随时加入不同阶段的学习群！

  通过对芯片设计验证行业及芯片设计验证工程师的工作内容做出梳理，引导大家树立对芯片设计验证领域正确的认识，从芯片设计的基础语言Verilog HDL讲起，从最基础的概念讲起，并将每一个知识点转换到实操当中，一开始就让大家感受到EDA软件的操作，借此将学员设计语言障碍清扫干净，同时也为大家更好的开展验证，以及后面的设计代码debug打下基础。

  第二部分，进入System Verilog基本知识点的讲解，着重强调SV的数据结构和面向对象特征，将对面向对象的封装，继承，多态予以重点介绍，每一个知识点都将引入具体的实操代码，生动的讲解各种特性，能够正常的看到真实的仿真结果，随后引入SV语言的数字芯片验证平台搭建流程，对验证平台中Driver、Monitor、Reference Model、Checker、Scoreboard等验证组件的功能和搭建办法来进行讲解。并引入实际的example进行现场实操演练，以此让大家掌握SV的验证平台搭建基本流程。

  第三部分，在第一部分Verilog HDL和第二部分System Verilog基础之上，对当下最流行的通用验证方法学（UVM）的各种组件搭建方式来进行讲解，从UVM的factory模式，config机制以及override机制出发，对其组件之间TLM传输方式和phase机制进项详细讲解，让学员通过种种实例操作，掌握UVM的框架结构。课程讲解过程中，通过一个个的example手撕代码，对内容做加深理解。

  本课程讲师曾就职于知名大厂，数字芯片验证经验比较丰富，经过多年的基层编码以及一流研发体系的训练，除了对数字芯片验证技能有深刻的见解，另外对芯片设计验证研发体系也了然于心。因此本课程的实训项目，借鉴知名大厂实训项目，整个实操通过一个完整的实例搭建，包括测试点分解、前端设计代码的书写、验证平台的搭建，以及每个阶段一系列研发文档的输出、实操环节，让学员掌握数字芯片流程中的每个环节，最终通过覆盖率的收集，检查项目验证的完备性，最终达到对芯片验证入门上手的效果。

  第15讲VerilogHDL门级建模、数据流建模、行为级建模讲解与EDA实操

  第26讲SystemVerilog数据结构：数组、队列、结构体、枚举等讲解

  第27讲SystemVerilog数据结构：数组、队列、结构体、枚举等调用函数EDA实操

  第28讲SystemVerilog面向对象在验证中的应用——封装、继承、多态（上）

  第28讲SystemVerilog面向对象在验证中的应用——封装、继承、多态（下）

  由于苹果支付渠道中间会截取比较高额的课程费用，苹果用户请勿在网易app中购买此课。可以在PC端或者微信公众号内使用微信或者支付宝购买课程。也可以在购买前联系微信ssywtt进行咨询，确认后购买。

  购买之前能添加微信ssywtt咨询，购买之后可进到课程VIP技术及就业指导群。为保证辅导质量，本期VIP群每期仅限50人学习。

  注意：为防止盗版及非法交易，购买本虚拟产品不支持退款，请购买前一定先试看，并且建议进入课程售前群询问是不是建议购买。

  特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。

  Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.